高速高精度流水線模數轉換器的設計
加入技術交流群
第二版芯片所做改進及測試結果
本文引用地址：http://www.104case.com/article/112970.htm第二版芯片對第一版芯片參考電壓電路的版圖進行了修正，如圖5所示，本來第1級DAC的參考電壓是從節點2和3引入的，現在改成從第2級的參考電壓上接入，即從節點1和4上接入，這樣ADC各級電路DAC的參考電壓均相等。
如圖6所示，在15.5MHz輸入信號頻率和20MHz采樣率下測得DNL和INL分別為-0.22/+0.21LSB和-0.62/+0.46LSB.
圖7是在15.5MHz輸入，100MHz采樣率的情況下測得的32768點FFT頻譜圖，由圖可知，SFDR達到了79.8dBc，SNDR為65.1dB，有效位數ENOB為10.5bit。
圖8給出了SFDR和SNDR隨采樣率變化的值，在2.41MHz輸入信號時，SFDR在100MHz采樣率范圍內均保持在86dBc以上，而ENOB均大于10.9bit;對于15.5MHz的輸入信號，SFDR保持在78dBc以上，而ENOB從50MHz采樣率時的10.8bit降到了100MHz采樣率時的10.5bit。
圖9是該芯片的顯微照片，表1列出了第二版芯片的關鍵指標。
模數轉換器相關文章:模數轉換器工作原理
電荷放大器相關文章:電荷放大器原理 電容傳感器相關文章:電容傳感器原理
評論