soc 2 type ii 文章最新資訊

Cadence推出Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)周轉(zhuǎn)時(shí)間減少最高達(dá)10倍，并交付最佳品質(zhì)的結(jié)果

　　Cadence(Cadence Design Systems, Inc. )今天發(fā)布Cadence® Innovus™ 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，這是新一代的物理設(shè)計(jì)實(shí)現(xiàn)解決方案，使系統(tǒng)芯片(system-on-chip，SoC)開發(fā)人員能夠在加速上市時(shí)間的同時(shí)交付最佳功耗、性能和面積(PPA)指標(biāo)的的設(shè)計(jì)。Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)由具備突破性優(yōu)化技術(shù)所構(gòu)成的大規(guī)模的并行架構(gòu)所驅(qū)動(dòng)，在先進(jìn)的16/14/10納米FinFET工藝制程和其他成熟的制程節(jié)點(diǎn)上通常能提升10%到20%的功耗、性能和面
關(guān)鍵字： Cadence SoC

Xilinx發(fā)布面向全可編程SoC和MPSoC的SDSoC 開發(fā)環(huán)境

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天宣布推出面向全可編程SoC和MPSoC的SDSoC? 開發(fā)環(huán)境。作為賽靈思SDx?系列開發(fā)環(huán)境的第三大成員，SDSoC開發(fā)環(huán)境讓更廣闊的系統(tǒng)和軟件開發(fā)者群體也能獲益于“全可編程”SoC和MPSoC器件的強(qiáng)大優(yōu)勢。SDSoC環(huán)境可提供大大簡化的類似ASSP的編程體驗(yàn)，其中包括簡便易用的Eclipse集成設(shè)計(jì)環(huán)境(IDE)以及用于異構(gòu)Zynq? 全可編
關(guān)鍵字：賽靈思 SoC

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503

燦芯半導(dǎo)體運(yùn)用Cadence數(shù)字設(shè)計(jì)實(shí)現(xiàn)和Signoff工具，提升了4個(gè)SoC設(shè)計(jì)項(xiàng)目的質(zhì)量并縮短了上市時(shí)間

　　Cadence今天宣布燦芯半導(dǎo)體(Brite Semiconductor Corporation)運(yùn)用Cadence® 數(shù)字設(shè)計(jì)實(shí)現(xiàn)和signoff工具，完成了4個(gè)28nm系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)，相比于先前的設(shè)計(jì)工具，使其產(chǎn)品上市時(shí)間縮短了3周。通過使用Cadence設(shè)計(jì)工具，燦芯半導(dǎo)體的設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)了提升20%的性能和節(jié)省10%的功耗。　　燦芯半導(dǎo)體使用Cadence Encounter® 數(shù)字設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)用于物理實(shí)現(xiàn)、Cadence Voltus™ IC電源完整
關(guān)鍵字： Cadence SoC

AMD透露高性能、高能效系統(tǒng)級(jí)芯片“Carrizo”架構(gòu)細(xì)節(jié)

　　近日AMD公司在國際固態(tài)電路會(huì)議(ISSCC)上透露，即將推出的專為筆記本和低功耗桌面電腦設(shè)計(jì)的代號(hào)為“Carrizo”的A系列加速處理器(APU)將帶來多項(xiàng)全新的領(lǐng)先電源管理技術(shù)，并通過全新“挖掘機(jī)”x86 CPU核心和新一代AMD Radeon GPU核心帶來大幅的性能提升。通過使用真正的系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)，AMD預(yù)計(jì)Carrizo x86核心的功耗將降低40%，同時(shí)CPU、顯卡以及多媒體性能將比上一代APU大幅提升，預(yù)計(jì)年中搭載于筆記本和一體
關(guān)鍵字： AMD Carrizo SoC

Altera發(fā)售20 nm SoC

　　Altera公司今天開始發(fā)售其第二代SoC系列，進(jìn)一步鞏固了在SoC FPGA產(chǎn)品上的領(lǐng)先地位。Arria? 10 SoC是業(yè)界唯一在20 nm FPGA架構(gòu)上結(jié)合了ARM?處理器的可編程器件。與前一代SoC FPGA相比，Arria 10 SoC進(jìn)行了全面的改進(jìn)，支持實(shí)現(xiàn)性能更好、功耗更低、功能更豐富的嵌入式系統(tǒng)。Altera將在德國紐倫堡舉行的嵌入式世界2015大會(huì)上展示其基于SoC的解決方案，包括業(yè)界唯一的20 nm SoC FPGA。　　Altera的SoC產(chǎn)品市場資深總監(jiān)
關(guān)鍵字： Altera SoC FPGA

Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司今日宣布，其16nm UltraScale+™ 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先一代的價(jià)值優(yōu)勢。為實(shí)現(xiàn)更高的性能和集成度，UltraScale+ 系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC
關(guān)鍵字： Xilinx SoC

本土設(shè)計(jì)公司創(chuàng)新進(jìn)行時(shí)

　　摘要：中國設(shè)計(jì)公司正在通過旺盛的創(chuàng)新精神展現(xiàn)出對(duì)行業(yè)所起的推波助瀾作用。本文介紹三家本土公司，并分析了本土企業(yè)其技術(shù)趨勢和未來發(fā)展前景。　　半導(dǎo)體行業(yè)正在進(jìn)入百花齊放、百家爭鳴的新時(shí)代，一些曾經(jīng)叱咤風(fēng)云的老牌企業(yè)似乎風(fēng)光不在，一些曾經(jīng)引領(lǐng)潮流的新貴企業(yè)似乎后勁不足，這就給了更多的創(chuàng)新型設(shè)計(jì)公司更大的空間和更多的機(jī)會(huì)。中國巨大的市場環(huán)境和人才資源是芯片設(shè)計(jì)創(chuàng)新不竭的源泉，這在很大的程度上也在改變著全球集成電路市場的新格局，并將對(duì)未來電子產(chǎn)業(yè)的發(fā)展起到更加深遠(yuǎn)的意義。　　兆易創(chuàng)新：挑戰(zhàn)者的翅膀已經(jīng)
關(guān)鍵字： MCU GD32 ARM SoC USB 201503

聯(lián)發(fā)科技整合CDMA制式SOC加速64位布局

　　2015年2月6日，聯(lián)發(fā)科技在北京舉辦了“全芯智獻(xiàn) 網(wǎng)絡(luò)全球——聯(lián)發(fā)科技首款支持CDMA制式SOC新品發(fā)布會(huì)”，正式發(fā)布其首款整合CDMA 2000技術(shù)的4G 64位全網(wǎng)通SOC解決方案。該方案支持全球全模WorldMode規(guī)格，是聯(lián)發(fā)科技在4G全網(wǎng)通機(jī)型上的代表產(chǎn)品。聯(lián)發(fā)科技總經(jīng)理謝清江、聯(lián)發(fā)科技中國區(qū)總經(jīng)理章維力、聯(lián)發(fā)科技大中華區(qū)業(yè)務(wù)本部總經(jīng)理?xiàng)钫苊鳌⒅袊娦偶瘓F(tuán)公司總經(jīng)理?xiàng)罱堋⒅袊娦偶瘓F(tuán)公司副總經(jīng)理高同慶共同啟動(dòng)發(fā)布儀式，見證MT6753及MT6
關(guān)鍵字：聯(lián)發(fā)科技 CDMA SOC

供應(yīng)鏈動(dòng)起來　USB Type-C商機(jī)下半年引爆

　　通用序列匯流排(USB)Type-C連接器商機(jī)蓄勢待發(fā)。USB開發(fā)者論壇(USB-IF)宣布將在2015年3月于美國舉行USB Type-C首次插拔測試大會(huì)(Plugfest)，為此晶片、連接器及終端系統(tǒng)開發(fā)商無不快馬加鞭推出相關(guān)產(chǎn)品，期能于下半年相容性測試規(guī)范正式發(fā)布后，搶先取得認(rèn)證，以順利放量生產(chǎn)，迎接年底銷售旺季的來臨。　　賽普拉斯半導(dǎo)體(Cypress Semiconductor)臺(tái)灣區(qū)USB產(chǎn)品市場行銷經(jīng)理陳志強(qiáng)表示，USB開發(fā)者論壇于2014年8月正式公布USB Type-C連接器規(guī)范
關(guān)鍵字： USB Type-C

Gbps無線基站設(shè)計(jì)中Virtex-5FPGA的應(yīng)用

　　本文基于Virtex-5FPGA設(shè)計(jì)面向未來移動(dòng)通信標(biāo)準(zhǔn)的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號(hào)處理算法，實(shí)現(xiàn)1Gbps速率的無線通信。　　引言　　隨著集成電路(IC)技術(shù)進(jìn)入深亞微米時(shí)代，片上系統(tǒng)SoC(SySTem-ON-a-Chip)以其顯著的優(yōu)勢成為當(dāng)代IC設(shè)計(jì)的熱點(diǎn)。基于軟硬件協(xié)同設(shè)計(jì)及IP復(fù)用技術(shù)的片上系統(tǒng)具有功能強(qiáng)大、高集成度和低功耗等優(yōu)點(diǎn)，可顯著降低系統(tǒng)體積和成本，縮短產(chǎn)品上市的時(shí)間。IP核是SoC設(shè)計(jì)的一個(gè)重要組成部分，
關(guān)鍵字： FPGA MIMO SoC

高通新處理器曝光聯(lián)發(fā)科顫抖吧

　　繼早上的MSM8952之后，@手機(jī)晶片達(dá)人現(xiàn)在又給我們帶來了兩款高通的新款SOC資料，型號(hào)分別是MSM8956和MSM8976。　　這兩款產(chǎn)品都將采用28nm HPm工藝制造，比目前驍龍615采用的28nm LP工藝要好一些，因此功耗及溫度的控制能力應(yīng)該會(huì)更加合理。　　具體規(guī)格方面，MSM8976采用八核心設(shè)計(jì)，內(nèi)置四顆主頻1.8GHz的Maia核心以及4顆主頻1.2GHz的Cortex-A53核心，而MSM8956則采用六核心架構(gòu)設(shè)計(jì)，內(nèi)置兩顆主頻1.8GHz的Maia核心以及4顆主頻1.2
關(guān)鍵字：高通 SOC

視頻跟蹤算法在Davinci SOC上的實(shí)現(xiàn)與優(yōu)化

　　引言　　目標(biāo)跟蹤作為計(jì)算機(jī)視覺的一個(gè)極具挑戰(zhàn)性的研究任務(wù)，已被廣泛的應(yīng)用在人機(jī)交互、智能監(jiān)控、醫(yī)學(xué)圖像處理等領(lǐng)域中。目標(biāo)跟蹤的本質(zhì)是在圖像序列中識(shí)別出目標(biāo)的同時(shí)對(duì)其進(jìn)行精確定位。為了克服噪聲、遮擋、背景的改變等對(duì)目標(biāo)識(shí)別帶來的困難，出現(xiàn)了很多的跟蹤算法。　　因?yàn)槟繕?biāo)跟蹤算法需要處理的數(shù)據(jù)量大、運(yùn)算復(fù)雜，需要性能強(qiáng)大的處理器才能實(shí)時(shí)處理。我們選用TI推出的最新產(chǎn)品TMS320DM6446實(shí)現(xiàn)算法。TMS320DM6446是一款高度集成的片上系統(tǒng)，集成了可以運(yùn)行頻率高達(dá)594MHz的C64x+ D
關(guān)鍵字： DSP Davinci SOC

【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

　　按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程，第一個(gè)歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動(dòng)難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個(gè)例程：流水燈，一切美好的開始。　　本章將會(huì)在設(shè)計(jì)代碼的同時(shí)，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。　　一、Step By Step 建立第一個(gè)工程　　(1)建立第一個(gè)工程，F(xiàn)ile-New-New
關(guān)鍵字： FPGA Quartus II

邏輯分析儀我也DIY （一）

　　這年頭什么不可以DIY，不管是Quartus II的SignalTap II還是ISE的ChipScope我玩的都不過癮，單板邏輯分析儀公司里有，但咱家里可配不起。那怎么辦?自己動(dòng)手DIY，呵呵，特權(quán)同學(xué)的突發(fā)奇想，給手中的EP1C3T144下個(gè)了有趣的任務(wù)。　　昨晚初步定了功能以及模塊劃分，加上今晚，基本的一個(gè)功能上板子調(diào)試了一下，初步效果，呵呵，不過話說回來，還有很多工作要做，這只是萬里長征第一步，有空慢慢把這個(gè)有趣的任務(wù)繼續(xù)到底! 　　上圖：　　　　 &n
關(guān)鍵字：邏輯分析儀 Quartus II SignalTap II