fpga soc 文章最新資訊

基于CPLD的USB下載電纜設(shè)計(jì)

　　引言　　隨著片上系統(tǒng)(SoC，System on Chip)時(shí)代的到來，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn))，應(yīng)用越來越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對(duì)Altera公司的FPGA器件Cy-
關(guān)鍵字： CPLD USB FPGA 下載電纜 SoC

CC2431的無線定位引擎及其應(yīng)用改進(jìn)

　　引言　　CC2431是TI公司推出的帶硬件定位引擎的片上系統(tǒng)(SoC)解決方案，能滿足低功耗ZigBee／IEEE 802.15.4無線傳感器網(wǎng)絡(luò)的應(yīng)用需要。CC2431定位引擎基于RS-SI(Received Signal Strength Indicator，接收信號(hào)強(qiáng)度指示)技術(shù)，根據(jù)接收信號(hào)強(qiáng)度與已知參考節(jié)點(diǎn)位置準(zhǔn)確計(jì)算出有關(guān)節(jié)點(diǎn)位置，然后將位置信息發(fā)送給接收端。相比于集中型定位系統(tǒng)，RSSI功能降低了網(wǎng)絡(luò)流量與通信延遲，在典型應(yīng)用中可實(shí)現(xiàn)3～5 m定位精度和0.25 m的分辨率。本文在
關(guān)鍵字： SoC RSSI 定位寄存器 TI

千兆高速采集系統(tǒng)的硬件電路設(shè)計(jì)

　　1 ADC08D1000的結(jié)構(gòu) 　　ADC08D1000是NS(National Semiconductor，國(guó)家半導(dǎo)體)公司于2005年推出的雙通道低功耗的高速8位A／D轉(zhuǎn)換器，其最高單通道采樣頻率達(dá)l.3 GHz，全功率帶寬(FPBW)為1．7 GHz，在500 MHz標(biāo)準(zhǔn)信號(hào)輸入的情況下可以獲得7．4位的有效采樣位數(shù)。整個(gè)A／D轉(zhuǎn)換器用單電源1．9V供電，內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路，每個(gè)通道均為差分輸入，采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)／模轉(zhuǎn)換系統(tǒng)中，有
關(guān)鍵字：硬件電路 NS A／D轉(zhuǎn)換器 FPGA LVDS

SoC功耗設(shè)計(jì)的黃金模型

　　在SoC系統(tǒng)設(shè)計(jì)方面，現(xiàn)在還有一些人們幾乎未涉足的領(lǐng)域，而這些領(lǐng)域?qū)?duì)降低功耗產(chǎn)生最大的推動(dòng)作用。幸運(yùn)的是，人們現(xiàn)在已經(jīng)擁有大量針對(duì)這一領(lǐng)域的設(shè)計(jì)工具。在近日美國(guó)舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門總經(jīng)理Glenn Perry介紹了系統(tǒng)級(jí)設(shè)計(jì)需要考慮的方方面面。　　系統(tǒng)架構(gòu)方面的改進(jìn)將帶來巨大的好處，不過在EDA世界，人們只有在設(shè)計(jì)的較晚階段才使用功耗仿真工具，如門級(jí)和物理實(shí)現(xiàn)級(jí)。那為何不在系統(tǒng)級(jí)進(jìn)行這些工作？原因主要包括：
關(guān)鍵字： SoC 功耗 EDA

外形似集成電路的完整 DC/DC 解決方案為基于 FPGA 的系統(tǒng)帶來切實(shí)益處

FPGA工藝尺寸的進(jìn)步和更加靈活的設(shè)計(jì)配置、以及基于FPGA的系統(tǒng)取得的進(jìn)步已經(jīng)使FPGA制造商充滿信心地進(jìn)入了以前由微處理器和ASIC供應(yīng)商壟斷的市場(chǎng)。最近，Xilinx的VirtexTM和Altera的Stratix產(chǎn)品系列分別推出了新器件，進(jìn)一步縮小了性能差距，再次提高了性能標(biāo)準(zhǔn)。盡管這些器件的通用和可配置性吸引了系統(tǒng)設(shè)計(jì)師，但是控制這些器件內(nèi)部工作方式的設(shè)計(jì)規(guī)則及其外部接口協(xié)議的復(fù)雜性導(dǎo)致需要廣泛的培訓(xùn)、基準(zhǔn)設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證。因此，F(xiàn)PGA供應(yīng)商提供了詳盡的硬件和固件支持，旨在幫助系統(tǒng)設(shè)計(jì)
關(guān)鍵字： DC/DC ，解決方案，F(xiàn)PGA

安富利電子元件部推出Virtex-5 FXT FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評(píng)估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場(chǎng)門陣列(FPGA)為基礎(chǔ)，還包括了一塊評(píng)估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評(píng)估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評(píng)估工具套件

基于FPGA的高速流水線FFT算法實(shí)現(xiàn)

　　0 引言　　有限長(zhǎng)序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長(zhǎng)的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長(zhǎng)序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場(chǎng)可編程門陣列)是一種具有大規(guī)模可編程門陣列的器件，不僅具有專用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過開發(fā)工具實(shí)現(xiàn)在線編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級(jí)設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場(chǎng)行銷總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。　　第一是服務(wù)器中心，即綠色電網(wǎng)的問題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲(chǔ)器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路
關(guān)鍵字：功耗 CPU SoC

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動(dòng)性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

用于便攜式設(shè)備的低功耗MCU系統(tǒng)設(shè)計(jì)方法及應(yīng)用

　　1、便攜式設(shè)備對(duì)處理器提出的挑戰(zhàn) 　　　　隨著電子便攜式設(shè)備在全球的風(fēng)行，人們對(duì)電子便攜式設(shè)備的要求也越來越高，希望產(chǎn)品有更多的功能，如手機(jī)攝像機(jī)自動(dòng)對(duì)焦與手機(jī)閃信與計(jì)步器；希望產(chǎn)品功耗更低，如無線設(shè)備、手持POS機(jī)和家庭醫(yī)療產(chǎn)品；希望產(chǎn)品體積更小，如運(yùn)動(dòng)手表；希望產(chǎn)品的保密性好；處理能力強(qiáng)，如便攜式儀器和高精度運(yùn)動(dòng)控制；希望價(jià)格更低和開發(fā)周期短。　　　　然而困惑的是，很多的便攜式設(shè)備往往會(huì)同時(shí)要有上面的多個(gè)要求，然而現(xiàn)實(shí)中很難做到：同時(shí)滿足高速處理、低功耗和價(jià)格？ARM高速，但是功耗而
關(guān)鍵字： SoC ARM MCU

如何在SoC設(shè)計(jì)中加入低開銷、低功耗的音頻處理功能

如果你打算設(shè)計(jì)一個(gè)包含數(shù)字音頻的SoC系統(tǒng)，或者正在進(jìn)行這樣一個(gè)項(xiàng)目，那么花幾分鐘時(shí)間閱讀本文可以幫助你在各種技術(shù)參數(shù)之間做出更好的平衡，避免設(shè)計(jì)方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開發(fā)時(shí)間。我們將為你逐一分析設(shè)計(jì)備選方案，評(píng)估中的關(guān)鍵因素以及由此做出的決策。　　消費(fèi)類音頻產(chǎn)品的歷史　　消費(fèi)類音頻產(chǎn)品的歷史最早可以追溯到130年前，在開始的100年間，音頻回放只能采用模擬技術(shù)。那時(shí)采用數(shù)字技術(shù)的產(chǎn)品體積龐大，價(jià)格昂貴，對(duì)于消費(fèi)類產(chǎn)品來說也過于復(fù)雜。直到1982年，CD光盤和CD播放器的
關(guān)鍵字： SoC 數(shù)字音頻 CD光盤 MP3

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長(zhǎng)等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC

安富利電子元件部推出低成本Spartan-3A FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價(jià)格僅為39美元Xilinx® Spartan®-3A 評(píng)估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場(chǎng)可編程門陣列 (FPGA)，為設(shè)計(jì)師評(píng)估或測(cè)試其針對(duì)低成本大批量應(yīng)用的設(shè)計(jì)提供了高性價(jià)比解決方案。　　設(shè)計(jì)師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計(jì)、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗(yàn)證低成本的FPGA設(shè)計(jì)
關(guān)鍵字：安富利 Spartan-3A FPGA

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動(dòng)化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動(dòng)控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長(zhǎng)期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動(dòng)控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對(duì)象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID控制器 A／D變換 EDA

釋放未來物理硬件設(shè)計(jì)的無限潛力

　　能否創(chuàng)建真正具有競(jìng)爭(zhēng)力的產(chǎn)品在本質(zhì)上取決于設(shè)計(jì)是否有優(yōu)勢(shì)，能否在市場(chǎng)獲得認(rèn)可。過去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級(jí)的區(qū)分更加困難也更加難以維持。　　隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢(shì)從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時(shí)就開始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價(jià)值主要由器件中的編程智能實(shí)現(xiàn)，而不是取決于其所屬的物理平臺(tái)屬性。　　對(duì)于電子產(chǎn)品開發(fā)公司，這意味著花在板級(jí)實(shí)
關(guān)鍵字： FPGA PCB NanoBoard