fpga ip 文章最新資訊

基于FPGA/CPLD的VHDL語(yǔ)言電路設(shè)計(jì)優(yōu)化方法

　　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來(lái)的。它是一種面向設(shè)計(jì)、多層次的硬件描述語(yǔ)言，是集行為描述、RTL描述、門(mén)級(jí)描述功能為一體的語(yǔ)言，并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語(yǔ)言之一。由于VHDL在語(yǔ)法和風(fēng)格上類似于高級(jí)編程語(yǔ)言，可讀性好，描述能力強(qiáng)，設(shè)計(jì)方法靈活，可移植性強(qiáng)，因此它已成為廣大EDA工程師的首選。目前，
關(guān)鍵字： FPGA CPLD VHDL

Synopsys發(fā)起的“IP Accelerated”計(jì)劃重新定義了IP供應(yīng)商范式

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS)日前宣布：推出其名為“IP Accelerated”的IP加速計(jì)劃，以幫助設(shè)計(jì)師顯著地減少在其系統(tǒng)級(jí)芯片(SoC)中集成IP所需的時(shí)間和工作量。該計(jì)劃擴(kuò)展了Synopsys已有的、多樣化的、已流片驗(yàn)證過(guò)的DesignWare? IP產(chǎn)品組合，增加了全新的IP Prototyping Kits原型設(shè)計(jì)套件、IP Virtual Development K
關(guān)鍵字： Synopsys IP SoC

一種基于ARM的嵌入式TCP/IP協(xié)議的簡(jiǎn)化方案

　　摘要：介紹嵌入式TCP/IP協(xié)議在低速處理器中的一種簡(jiǎn)化實(shí)現(xiàn)方案，并成功應(yīng)用于某分布式監(jiān)控系統(tǒng)中。　　關(guān)鍵詞：TCP/IP協(xié)議嵌入式　　ARM 在網(wǎng)絡(luò)應(yīng)用日益普遍的今天，越來(lái)越多的嵌入式設(shè)備實(shí)現(xiàn)Internet網(wǎng)絡(luò)化。TCP/IP協(xié)議是一種目前被廣泛采用的網(wǎng)絡(luò)協(xié)議。嵌入式Internet的技術(shù)核心是在嵌入式系統(tǒng)中部分或完整地實(shí)現(xiàn)TCP/IP協(xié)議。由于TCP/IP協(xié)議比較復(fù)雜，而目前嵌入式系統(tǒng)中大量應(yīng)用低速處理器，受內(nèi)存和速度限制，有必要將TCP/IP協(xié)議簡(jiǎn)化。圖1 協(xié)議處理 1 TCP/I
關(guān)鍵字： ARM 嵌入式 TCP/IP

STM32再學(xué)習(xí)之工程師眼中的SPI

　　前些天，有位網(wǎng)友談到通過(guò)FPGA來(lái)實(shí)現(xiàn)SPI通訊。通過(guò)帖子的回復(fù)發(fā)現(xiàn)好多網(wǎng)友對(duì)SPI通訊還有些疑惑，于是今天就帶著大家從SPI的標(biāo)準(zhǔn)協(xié)議，SPI在STM32單片機(jī)上的配置及在74HC595邏輯芯片通訊的實(shí)例來(lái)全方面認(rèn)識(shí)一下這個(gè)既復(fù)雜又簡(jiǎn)單的通訊協(xié)議?！　PI 是Serial Peripheral Interface的縮寫(xiě)，直譯為串行外圍設(shè)備接口，SPI是Motorola公司推出的一種同步串行通訊方式，是一種四線同步總線，因其硬件功能很強(qiáng)，與SPI有關(guān)的軟件就相當(dāng)簡(jiǎn)單，使MCU有更多的時(shí)間處理其他事務(wù)
關(guān)鍵字： FPGA SPI MCU

Altera可編程邏輯成為軟件定義數(shù)據(jù)中心的關(guān)鍵DNA

　　Altera公司(NASDAQ: ALTR)今天宣布，其FPGA成為軟件定義數(shù)據(jù)中心(SSDC)開(kāi)發(fā)的核心組成，Altera與微軟研究院以及必應(yīng)合作，加速網(wǎng)絡(luò)搜索引擎部分的開(kāi)發(fā)。Altera的現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)加速了大量數(shù)據(jù)在服務(wù)器上的處理過(guò)程，幫助解決大數(shù)據(jù)難題，滿足了巨大的分布式工作負(fù)載需求。　　微軟在名為《一種加速大規(guī)模數(shù)據(jù)中心服務(wù)的重新配置架構(gòu)》的研究論文中共享了關(guān)鍵開(kāi)發(fā)內(nèi)容，在明尼阿波利斯舉行的41屆計(jì)算機(jī)體系結(jié)構(gòu)國(guó)際大會(huì) (ISCA)上宣讀此篇論文。這篇論文詳細(xì)介紹了怎樣應(yīng)
關(guān)鍵字： Altera FPGA 可編程邏輯

硅谷采風(fēng)

　　4月初，筆者作為亞歐記者團(tuán)的成員，訪問(wèn)了美國(guó)硅谷，以下是部分公司的趨勢(shì)。　　Lattice CEO: 新型FPGA是高增長(zhǎng)的主要驅(qū)動(dòng)力　　定位于低成本、低功耗和小尺寸FPGA領(lǐng)導(dǎo)者的Lattice，2013財(cái)年?duì)I收達(dá)3.3億美元，比2012年上升19%，其中以智能手機(jī)為代表的消費(fèi)類產(chǎn)品線成長(zhǎng)了180%，增速驚人。總裁兼CEO Darin Billerbeck說(shuō)，公司主要驅(qū)動(dòng)力是在新產(chǎn)品上，2013財(cái)年新產(chǎn)品占了該公司營(yíng)收的45 %，而主流產(chǎn)品約44%，成熟產(chǎn)品只有10%左右。　　Latti
關(guān)鍵字： FPGA IC GEO 201406

廠商聯(lián)合應(yīng)對(duì)日益復(fù)雜的SDR設(shè)計(jì)

　　繼去年“2013年ADI設(shè)計(jì)峰會(huì)”第一次共同舉行新聞發(fā)布會(huì)以后，這是ADI公司與Xilinx第二次坐在一起面對(duì)媒體，此次共同發(fā)布的內(nèi)容是面向電子設(shè)計(jì)工程師推介高效的系統(tǒng)級(jí)SDR(軟件定義無(wú)線電)解決方案。　　說(shuō)實(shí)話，大家可能更關(guān)心這兩家巨頭公司為何會(huì)頻頻攜手合作呢? 　　應(yīng)對(duì)SDR設(shè)計(jì)工程師面臨全新設(shè)計(jì)挑戰(zhàn) 　　從快速發(fā)展的通訊市場(chǎng)來(lái)看，電子設(shè)備開(kāi)發(fā)工程師面臨著日益嚴(yán)峻的挑戰(zhàn)。　　首先是市場(chǎng)挑戰(zhàn)。第一個(gè)是產(chǎn)品上市時(shí)間的壓力，誰(shuí)首先占領(lǐng)這個(gè)市場(chǎng)，誰(shuí)就占領(lǐng)了先機(jī);第二個(gè)
關(guān)鍵字： ADI Xilinx FPGA 201406

物聯(lián)網(wǎng)時(shí)代本土芯片企業(yè)如何定位？

自從2000年18號(hào)文件”頒布以來(lái)，中國(guó)已經(jīng)擁有過(guò)超600余家的本土芯片設(shè)計(jì)企業(yè)，就在大家還在為“CPU，F(xiàn)PGA，DSP，Memory”這四大通用半導(dǎo)體器件而努力時(shí)，忽然來(lái)到了“物聯(lián)網(wǎng)時(shí)代”，面對(duì)“低功耗、高性能、小型化、低成本”這4個(gè)并存的嚴(yán)苛條件，中國(guó)本土芯片企業(yè)該如何定位才能保證生存并發(fā)展，成了一個(gè)非?，F(xiàn)實(shí)的課題。特別是當(dāng)客戶需求開(kāi)始向系統(tǒng)級(jí)方向發(fā)展時(shí)，中國(guó)本土芯片產(chǎn)品如何形成可以滿足需求的系統(tǒng)解決方案，這是一個(gè)大大的挑戰(zhàn)。
關(guān)鍵字：物聯(lián)網(wǎng) MCU FPGA 201406

2013年全球前十大半導(dǎo)體IP供應(yīng)商排行榜

　　根據(jù)市場(chǎng)研究機(jī)構(gòu) Gartner 的最新統(tǒng)計(jì)數(shù)據(jù)，Cadence Design Systems在 2013年躋身全球前四大半導(dǎo)體 IP供應(yīng)商，主因是該公司在IP業(yè)務(wù)策略上改弦更張，并收購(gòu)了Tensilica 與 Cosmic Circuits等公司;Cadence在2012年的Gartner的半導(dǎo)體IP供應(yīng)商排行榜上還擠不進(jìn)前十名。　　根據(jù) Gartner 的統(tǒng)計(jì)，全球半導(dǎo)體IP市場(chǎng)在2013年成長(zhǎng)了11.5%，市場(chǎng)規(guī)模24.5億美元;其中處理器核心供應(yīng)商 ARM 為市占率43.2%的龍頭，排
關(guān)鍵字： Gartner IP 半導(dǎo)體 201406

基于FPGA的多路相干DDS信號(hào)源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語(yǔ)言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)。利用Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性，本設(shè)計(jì)具有調(diào)相方便，相位連續(xù)，頻率穩(wěn)定度高等優(yōu)點(diǎn)。關(guān)鍵詞：DDS;現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA);相位累加器;Verilog_HDL 實(shí)現(xiàn)信號(hào)源的多路同步輸出且各路間擁有固定的相位關(guān)系，在雷達(dá)、通信等多領(lǐng)域有著重要的應(yīng)用。
關(guān)鍵字： FPGA DDS

一種基于FPGA的數(shù)字核脈沖分析器設(shè)計(jì)

0 引言多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測(cè)與和技術(shù)應(yīng)用中常用的儀器。20世紀(jì)90年代國(guó)外就已經(jīng)推出了基于高速核脈沖波形采樣和數(shù)字濾波成型技術(shù)的新型多道能譜儀，使數(shù)字化成為脈沖能譜儀發(fā)展的重要方向。國(guó)內(nèi)譜儀技術(shù)多年來(lái)一直停留在模擬技術(shù)水平上，數(shù)字化能譜測(cè)量技術(shù)仍處于方法研究階段。為了滿足不斷增長(zhǎng)的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過(guò)核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。 1 數(shù)字多道分析儀的優(yōu)勢(shì) 國(guó)內(nèi)很大一部分學(xué)者采用核譜儀模擬電路的方
關(guān)鍵字： FPGA AD9649

簡(jiǎn)述嵌入式邏輯分析儀在FPGA測(cè)試中的應(yīng)用

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA ELA 邏輯分析儀

賽普拉斯與IDEX達(dá)成戰(zhàn)略合作伙伴關(guān)系開(kāi)發(fā)先進(jìn)指紋識(shí)別解決方案

　　賽普拉斯半導(dǎo)體公司日前宣布，與IDEX ASA建立新型戰(zhàn)略合作伙伴關(guān)系，開(kāi)發(fā)指紋識(shí)別解決方案。根據(jù)雙方的協(xié)議，賽普拉斯將在為客戶提供其業(yè)界領(lǐng)先的TrueTouch? 觸摸屏控制器、CapSense?觸摸感應(yīng)控制器和 trackpad解決方案的同時(shí)，提供基于IDEX屢獲殊榮的指紋成像和識(shí)別技術(shù)的指紋識(shí)別方案。這一組合將使智能手機(jī)、平板電腦、可穿戴設(shè)備、身份證和一系列物聯(lián)網(wǎng)應(yīng)用中用戶界面和個(gè)人安全系統(tǒng)的設(shè)計(jì)過(guò)程更加方便流暢?！　?duì)于攜帶個(gè)人用戶重要信息的聯(lián)網(wǎng)設(shè)備而言，安全性至關(guān)重要。IDEX已開(kāi)發(fā)出獨(dú)一無(wú)
關(guān)鍵字：賽普拉斯 IDEX IP

基于FPGA的高清低碼流H.264攝像機(jī)設(shè)計(jì)

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開(kāi)創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。 1. 概述目前高清H.264攝像機(jī)的核心SoC基本上都是ASIC，而FPGA作為近年來(lái)發(fā)展迅速的可編程器件，在高清H.264攝像機(jī)的SoC領(lǐng)域如何能有一席之地?這是我們的設(shè)計(jì)需要實(shí)現(xiàn)的目標(biāo)。 2. 設(shè)計(jì)特點(diǎn) 與ASIC相比，F(xiàn)PGA的特點(diǎn)是功能強(qiáng)，設(shè)計(jì)靈活，隨時(shí)升級(jí)，工作成果可以積累，NRE低，但是芯片價(jià)格比ASIC貴，所以必須找到一個(gè)可以達(dá)到價(jià)格平衡的應(yīng)用領(lǐng)
關(guān)鍵字： FPGA H.264

基于FPGA的巴特沃茲IIR數(shù)字帶通濾波器設(shè)計(jì)

1.引言數(shù)字濾波器在通信、自動(dòng)控制、雷達(dá)、軍事、航空航天、醫(yī)療、家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。其中IIR數(shù)字濾波器和FIR數(shù)字濾波器是目前人們使用較多的兩種。數(shù)字濾波器通常采用計(jì)算機(jī)軟件、專用數(shù)字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實(shí)現(xiàn)。因?yàn)?，用FPGA實(shí)現(xiàn)數(shù)字濾波器具有實(shí)時(shí)性強(qiáng)、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn)，所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例，較為詳細(xì)地介紹了其設(shè)計(jì)和實(shí)現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截
關(guān)鍵字： FPGA IIR