dsp+fpga 文章最新資訊

Improv Systems幫助中國清華大學(xué)啟動(dòng)先進(jìn)的DSP設(shè)計(jì)計(jì)劃

北京音視潮半導(dǎo)體技術(shù)有限公司宣布一筆重大捐贈(zèng)，及參加清華大學(xué)微電子研究所的聯(lián)合教學(xué)和科研計(jì)劃。通過該協(xié)議，音視潮公司捐贈(zèng)其全套DSP環(huán)境即Jazz™ Composer Tool Suite，用于開設(shè)一個(gè)實(shí)驗(yàn)室，在先進(jìn)的媒體處理半導(dǎo)體設(shè)計(jì)的最新方法方面培訓(xùn)學(xué)生。此外，音視潮公司在當(dāng)年即參加微電子研究所“先進(jìn)DSP體系結(jié)構(gòu)和設(shè)計(jì)”研究生課程的教學(xué)，并為參加科研項(xiàng)目的教員、實(shí)驗(yàn)室工作人員和研究生提供DSP講座。　　清華大學(xué)計(jì)劃在今年秋季開始的新學(xué)年開設(shè)一個(gè)
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 清華大學(xué)

FPGA的DSP性能揭秘

“今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來幾年會(huì)更加明顯。”美國調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì)用FPGA做DSP？Xilinx中國區(qū)運(yùn)營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號(hào)處理器，也可以表示為數(shù)字信號(hào)處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號(hào)處理
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

FPGA for DSP的精彩問答

問：現(xiàn)在DSP跟微處理器結(jié)合的情況比較多，實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作？答：現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上，這也正是FPGA這方面的優(yōu)勢(shì)。你可以用FPGA的邏輯搭建一個(gè)軟處理器，也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此，可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。問：FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP，為何還要專門開發(fā)為DSP應(yīng)用的FGPA？答：首先，所有的FPGA都有乘法器，如果你可以拿這些乘法器做數(shù)字信號(hào)處理，但是不是最優(yōu)化的。例如，如果你選擇Xilinx Spartan的產(chǎn)品，你
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

基于GIO／FVID的DSP視頻處理驅(qū)動(dòng)程序

以基于TI公司TMS320F2812 DSP的視頻處理系統(tǒng)為例，在DSP／BIOS的基礎(chǔ)上設(shè)計(jì)GTO／FVID模型的視頻設(shè)備底層驅(qū)動(dòng)程序，為高層應(yīng)用程序開發(fā)人員提供方便的API接口函數(shù)來操作底層視頻設(shè)備，提高了視頻處理系統(tǒng)的開發(fā)效率。
關(guān)鍵字：處理驅(qū)動(dòng)程序視頻 DSP GIO FVID 基于

基于DSP的光纖電流互感器二次側(cè)信號(hào)處理

用TMS320F206實(shí)現(xiàn)了有源式光纖電流互感器二次側(cè)輸出信號(hào)的處理，包括真有效值（RMS）的計(jì)算、互感器低壓側(cè)顯示儀表的實(shí)現(xiàn)和電力系統(tǒng)繼電保護(hù)的數(shù)字接口的實(shí)現(xiàn)等，給出了硬件設(shè)計(jì)和軟件設(shè)計(jì)方法。
關(guān)鍵字：信號(hào)處理電流互感器光纖 DSP 基于

DSP中的存儲(chǔ)器共享與快速訪問技術(shù)設(shè)計(jì)

介紹了在多個(gè)DSP之間或者DSP與其他CPU之間存儲(chǔ)器共享技術(shù)的基本設(shè)計(jì)方法，重點(diǎn)介紹了如何在設(shè)計(jì)上提高存儲(chǔ)器的訪問速度和克服訪問競(jìng)爭(zhēng)的方法。
關(guān)鍵字：技術(shù) 設(shè)計(jì) 訪問快速存儲(chǔ)器共享 DSP

基于FPGA的輪詢合路的設(shè)計(jì)和實(shí)現(xiàn)

針對(duì)高密度接口設(shè)計(jì)中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略
關(guān)鍵字： FPGA 輪詢合路

基于FPGA的位寬可擴(kuò)展多路組播復(fù)制的實(shí)現(xiàn)

用VHDL語言在FPGA內(nèi)部編程實(shí)現(xiàn)組播復(fù)制。本文介紹其實(shí)現(xiàn)方法，并給出了時(shí)序仿真波形。通過擴(kuò)展，該設(shè)計(jì)可以支持多位寬、多路復(fù)制，因而具有較好的應(yīng)用前景。
關(guān)鍵字： FPGA 位寬多路

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（二）

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 電源設(shè)計(jì) FPGA 德州儀器

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（一）

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 電源設(shè)計(jì) FPGA

基于DSP的實(shí)時(shí)圖像目標(biāo)搜索與跟蹤系統(tǒng)設(shè)計(jì)

本文介紹了一種基于雙TMS320VC5416處理器的實(shí)時(shí)圖像搜索跟蹤處理系統(tǒng)，詳細(xì)闡述了該系統(tǒng)的硬件設(shè)計(jì)思想，并結(jié)合一種跟蹤算法實(shí)例敘述了基于DSP的圖像搜索與跟蹤處理系統(tǒng)軟件設(shè)計(jì)的一般流程。
關(guān)鍵字：跟蹤系統(tǒng) 設(shè)計(jì) 搜索目標(biāo) DSP 實(shí)時(shí) 圖像基于

基于多DSP的MPEG-4系統(tǒng)的設(shè)計(jì)

基于MPEG-4的視頻編解碼技術(shù)已經(jīng)成為當(dāng)前多媒體技術(shù)發(fā)展的熱點(diǎn)。本文提出了一種以多DSP為核心的MPEG-4編解碼系統(tǒng)，并設(shè)計(jì)出了具體的硬件平臺(tái)方案。
關(guān)鍵字：設(shè)計(jì) 系統(tǒng) MPEG-4 DSP 基于

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

摘要：針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識(shí)別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡(jiǎn)單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時(shí)，能夠準(zhǔn)確有效的識(shí)別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時(shí)鐘下，處理384
關(guān)鍵字： FPGA 單片機(jī) 二值圖像連通域標(biāo)記嵌入式系統(tǒng)

嵌入式DSP上的視頻編解碼

通用視頻標(biāo)準(zhǔn)和編解碼器聯(lián)合視頻組（Joint Video Team, JVT）由 ITU的視頻編碼專家組（Video Coding Experts Group, VCEG）和ISO/IEC運(yùn)動(dòng)圖像專家組（Moving Picture Experts Group, MPEG）組成。VCEG開發(fā)自愿性標(biāo)準(zhǔn)，用于會(huì)話和非會(huì)話類音/視頻應(yīng)用的先進(jìn)移動(dòng)圖像編碼。 MPEG開發(fā)國際標(biāo)準(zhǔn)，用于移動(dòng)圖像、音頻及兩者組合的壓縮、編碼、解壓縮、處理等，以滿足各種應(yīng)用。總之，JVT已經(jīng)開發(fā)了包括ITU H.262/MP
關(guān)鍵字： DSP 單片機(jī) 頻編解碼嵌入式系統(tǒng)

基于FPGA的高速可變周期脈沖發(fā)生器的設(shè)計(jì)

1 引言要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用Atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過板級(jí)調(diào)試獲得良好的運(yùn)行效果。 2 總體設(shè)計(jì)思路脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的N位減法計(jì)數(shù)器。設(shè)定：當(dāng)要求的高電平
關(guān)鍵字： FPGA 單片機(jī) 脈沖發(fā)生器嵌入式系統(tǒng)