首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga

        fpga 文章 最新資訊

        基于FPGA的短波通信接收機

        •   短波通信又稱高頻通信,是利用HF波段(3-30MHz)電磁波進行的無線電通信。短波通信主要靠天波傳播,可經電離層一次或數次反射,最遠可傳至上萬里,如按氣候、電離層的電子密度和高度的日變化以及通信距離等因素選擇合適頻率,就可用較小功率進行遠距離通信。短波通信設備較簡單,機動性大,因此也適應于應急通信和抗災通信。現代短波通信接收機正向著數字化、大通信帶寬方向發展。文獻[1-3]研究了短波通信的數字化實現方式,但其未對短波通信的大帶寬應用進行探討;文獻[4-6]研究了通信信道化算法,其對一定帶寬內的多信道高
        • 關鍵字: FPGA  接收機  

        FPGA的FIR抽取濾波器設計

        •   用FPGA實現抽取濾波器比較復雜,主要是因為在FPGA中缺乏實現乘法運算的有效結構,現在,FPGA中集成了硬件乘法器,使FPGA在數字信號處理方面有了長足的進步。本文介紹了一種采用Xilinx公司的XC2V1000實現FIR抽取濾波器的設計方法。   具體實現   結構設計   基于抽取濾波器的工作原理,本文采用XC2V1000實現了一個抽取率為2、具有線性相位的3階FIR抽取濾波器,利用原理圖和VHDL共同完成源文件設 計。圖1是抽取濾波器的頂層原理圖。其中,clock是工作時鐘,reset是
        • 關鍵字: FPGA  FIR  

        FPGA四大設計要點解析及應用方案集錦

        •   本文敘述概括了FPGA應用設計中的要點,包括,時鐘樹、FSM、latch、邏輯仿真四個部分。   FPGA的用處比我們平時想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對比較簡單,所有的功能單元僅僅由管腳、內部buffer、LE、RAM構建而成,LE由LUT(查找表)和D觸發器構成,RAM也往往容量非常小。現在的FPGA不僅包含以前的LE,RAM也更大更快更靈活,管教IOB也更加的復雜,支持的IO類型也更多,而且內部還集成了一些特殊功能單元,
        • 關鍵字: FPGA  FSM  時鐘樹  仿真  

        【從零開始走進FPGA】非同于MCU的獨立按鍵消抖動

        •  進入電子,無處不用到按鍵, FPGA中的按鍵消抖動更是非同一般,并針對不同情況有相應的對策。
        • 關鍵字: FPGA  MCU  按鍵消抖  

        權威調查(七):軟件是促成更多客戶使用FPGA的原因

        •   Xilinx亞太區銷售及市場副總裁楊飛在2014歲末如此總結:以前FPGA廠商的目標是填補ASIC和ASSP空白,現在我們說取代ASIC、ASSP,而我們現在要做的就是,不僅是硬件,還有軟件方面,讓系統級的架構工程師和軟件編程工程師也能夠直接使用FPGA。  Xilinx亞太區銷售及市場副總裁楊飛  因為FPGA到今天為止,從來不乏風險投資公司的介入,但是三十多年以來,初創企業總是做不成、長不大,根本原因和最大挑戰不是說FPGA公司是硬件公司,因為我們根本是一家搞軟件的公司。FPGA就是把硬件變成軟件
        • 關鍵字: Xilinx  FPGA  NI  

        在使用CNN算法的云數據中心,Altera FPGA實現的加速功能具有優異的每瓦性能

        •   Altera公司今天宣布,微軟采用Altera Arria® 10 FPGA (現場可編程門陣列)實現基于CNN (卷積神經網絡)算法的數據中心加速功能,其每瓦性能非常優異。這些算法通常用于圖像分類、圖像識別,以及自然語言處理等。   微軟研究人員在云技術上不斷取得進展,采用Arria 10開發套件和Arria 10 FPGA工程樣片,展示了每瓦40 GFLOPS的性能——數據中心業界最好的性能水平。而且,與GPGPU相比,在CNN平臺上,這一FPGA的性能功耗比是C
        • 關鍵字: Altera  FPGA  

        一種面向云架構的高性能網絡接口實現技術

        •   0概述   在傳統的電信IT產品中,高性能網絡接口一般采用特殊的硬件模塊來實現,比如網絡處理器、ASIC、FPGA等等。這些特殊硬件模塊一般會采用特殊的架構和指令集對網絡數據收發過程進行優化以達到更好的性能。然而,這也相應使得開發和維護這些模塊的成本非常的昂貴,同時還有一個無法解決的問題是基于這些特殊硬件模塊實現的網絡接口不能移植到云中,因為它們跟硬件的耦合度太高了。摩爾定律的出現,使得通用處理器的性能得到了極大的提升,這也為基于通用處理器實現高性能網絡接口提供了可能,同時也為移植到云中提供了前提條
        • 關鍵字: 網絡接口  FPGA  

        Altera宣布通過與Mentor Graphics合作,推出業界領先的SoC FPGA系列產品虛擬原型

        •   Altera公司今天宣布,與Mentor Graphics合作為嵌入式軟件開發人員提供同類最佳的Vista®虛擬平臺,它支持Altera全系列SoC FPGA,包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進的SoC虛擬平臺加速了整個產品生命周期中嵌入式軟件的開發,顯著縮短了產品面市時間,同時降低了成本。   Mentor Graphics Vista SoC虛擬平臺是經過預先開發的全功能ARM處理器子系統仿真
        • 關鍵字: Altera  Mentor Graphics  FPGA  

        Altera發售20 nm SoC

        •   Altera公司今天開始發售其第二代SoC系列,進一步鞏固了在SoC FPGA產品上的領先地位。Arria? 10 SoC是業界唯一在20 nm FPGA架構上結合了ARM?處理器的可編程器件。與前一代SoC FPGA相比,Arria 10 SoC進行了全面的改進,支持實現性能更好、功耗更低、功能更豐富的嵌入式系統。Altera將在德國紐倫堡舉行的嵌入式世界2015大會上展示其基于SoC的解決方案,包括業界唯一的20 nm SoC FPGA。   Altera的SoC產品市場資深總監
        • 關鍵字: Altera  SoC  FPGA  

        工程師分享:如何正確選擇電源模塊?

        •   也許你常常會發現自己面臨相當緊張的項目最后期限要求。舉例來說,你的經理剛給你布置了為一個新電信系統設計電源的任務。設計從在FPGA上實現的概念證明開始,現在到了必須創造電源的時候。一個隔離式電源模塊提供12V電源,為先進的ASIC、微控制器、FPGA和各種其他元件供電。一如既往,這些元件實際上充滿了電路板的空間,提供充分的電力、穩定性、熱性能、低噪聲及可靠性需要挑戰物理定律。而你只有一個星期時間來創造這個電源。(嘆息)沒錯,就是這樣,好戲開場了!   由于ASIC、微控制器和FPGA的大電流要求,你
        • 關鍵字: FPGA  電源  

        FPGA在數字信號處理中的簡單應用

        •   數字信號處理技術已經成功運用于信號地濾波、語音、圖像、音頻、信息系統、控制和儀表設備。可編程數字信號處理器在20 世紀70 年代地引入更是使DSP 技術突飛猛進,取得巨大成功,這些PDSP 都是基于精簡指令集(RISC)計算機范例的架構。它的優勢源于大多說信號處理算法的乘-累加運算(MAC)都是非常密集的。通過多級流水線架構,PDSP 可以獲得僅受陣列乘法器的速度限制的MAC 速度。由此可以認為FPGA 也能夠用來實現MAC 單元,且具有速度優勢,但是,如果PDSP 能夠滿足所需要的MAC 速度,那么
        • 關鍵字: FPGA  信號處理  

        FPGA四大設計要點解析

        •   本文敘述概括了FPGA應用設計中的要點,包括,時鐘樹、FSM、latch、邏輯仿真四個部分。   FPGA的用處比我們平時想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡單邏輯單元(LE)。   早期的FPGA相對比較簡單,所有的功能單元僅僅由管腳、內部buffer、LE、RAM構建而成,LE由LUT(查找表)和D觸發器構成,RAM也往往容量非常小。   現在的FPGA不僅包含以前的LE,RAM也更大更快更靈活,管教IOB也更加的復雜,支持的IO類型也更多,而且內部還集成了一
        • 關鍵字: FPGA  Testbench  

        經驗總結:FPGA時序約束的6種方法

        •   對自己的設計的實現方式越了解,對自己的設計的時序要求越了解,對目標器件的資源分布和結構越了解,對EDA工具執行約束的效果越了解,那么對設計的時序約束目標就會越清晰,相應地,設計的時序收斂過程就會更可控。   下文總結了幾種進行時序約束的方法。按照從易到難的順序排列如下:   0. 核心頻率約束   這是最基本的,所以標號為0。   1. 核心頻率約束+時序例外約束   時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時序
        • 關鍵字: FPGA  時序約束  

        零基礎學FPGA(十五)Testbenth 很重要,前仿真全過程筆記(上篇)

        •   上一篇文章我介紹了一下一片簡易CPU的設計,今天的課程我講仿真,也即前仿真。這次課程,小墨同學將和大家從建立工程開始,一步步梳理testbench的書寫過程,幫助大家對仿真有一個深刻的概念。以后在做項目時,不要動不動就把程序下到板子里調試,看問題不對再去改程序,再下到板子里調試,如此往返,會浪費大量的時間,簡單的項目還好,但是到了大型項目的話,是不可能有這么多時間讓我們這樣調的。因此,小墨同學在這里說,testbench很重要,做好了仿真,可以為我們節約大量的開發時間。   下面我們開始吧~   
        • 關鍵字: FPGA  Testbenth   

        基于FPGA的高速PID控制器設計與仿真

        •   在CNC(電腦數控)加工、激光切割、自動化磨輥弧焊系統、步進/伺服電機控制及其他由電機控制的機械組裝定位運動控制系統中,PID控制器應用得非常廣泛。其設計技術成熟,長期以來形成了典型的結構,參數整定方便,結構更改靈活,能滿足一般控制的要求。   此類運動控制系統的被控量常為速度、角度等模擬量,被控量與設定值之間的誤差值經離散化處理后,可由數字PID控制器實現的控制算法加以運算,最后再轉換為模擬量反饋給被控對象,這就是PID控制中常用的近似逼近原理。   采用這種結構設計的控制系統,其性能只能與原連
        • 關鍵字: FPGA  PID  
        共6414條 132/428 |‹ « 130 131 132 133 134 135 136 137 138 139 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 尉犁县| 平远县| 尚义县| 嘉荫县| 宜城市| 东乌| 呼玛县| 康乐县| 福清市| 浦北县| 玛纳斯县| 绍兴市| 信丰县| 常州市| 吴川市| 封丘县| 宝清县| 邢台县| 噶尔县| 益阳市| 禹城市| 松原市| 乌什县| 古蔺县| 洮南市| 沅江市| 沈阳市| 县级市| 平果县| 新竹县| 合山市| 巴里| 江北区| 轮台县| 新余市| 临邑县| 双桥区| 珠海市| 达孜县| 龙里县| 昌宁县|