基于SOPC系統的虛擬示波器設計

　　1.1.3 A/D轉換電路

　　虛擬示波器的A/D 轉換器采用Linear公司的LTC2289，它的采樣頻率可達80MHz，有2個獨立通道，可選內部參考或外部參考。本文選用內部參考。

　　1.2 虛擬示波器信息處理部分硬件設計

　　虛擬示波器信息處理部分主要包括FPGA 系統和USB通信部分，其組成方框圖如圖4所示。

　　圖4中，虛擬示波器模擬輸入通道的模擬信號經A/D轉換后獲得數字信號，經過1個數據緩沖器輸入到FPGA，FPGA通過邏輯電路和NiosⅡ管理將數據進行存儲、上傳等。SRAM用于緩存采樣數據；FLASH用于存儲NiosⅡ應用程序，并實現系統上電時將程序加載至SDRAM中。

　　系統選擇的USB接口芯片CY7C68001為USB2.0標準控制器，其可工作在高速或全速狀態，支持4個可配置共享4KB　FIFO空間的端點，并具有一個標準8位或16位主機接口，非常適合做高速USB接口。

　　2　虛擬示波器SOPC系統構建及NiosⅡ軟件開發

　　2.1　虛擬示波器SOPC系統構建

　　本文采用ALTERA公司的NiosⅡ軟核處理器，并利用FPGA設計虛擬示波器系統。ALTERA 公司的NiosⅡ軟核處理器是一個32位RISC嵌入式處理器，具有5級流水線、采用數據和指令分離的Harvard結構、提供眾多標準外設和軟件集成開發環境。

　　進行基于Nios Ⅱ 的SOPC 系統開發時，可利用ALTERA提供的SOPC插件，進行外設和CPU的配置，并提供自定義IP的構建方法。在虛擬示波器系統中，需要開發符合AVALON總線的示波器模塊，并加入到自定義IP中。示波器模塊實體程序如下：

　　在SOPC插件中，將示波器模塊等自定義模塊集成為IP核，分別將NiosⅡJTAG＿UART、FLASH以及SRAM等IP核加入虛擬示波器系統中，SOPC系統配置圖如圖5所示。

　　配置完成后，生成系統，并在QuartusⅡ中進行引腳配置，然后綜合、布線，生成配置文件，通過JTAG 對FPGA進行配置，即可獲得虛擬示波器系統的信息處理部分硬件電路。

　　2.2　NiosⅡ軟件開發

　　實踐證明，當系統的復雜程度達到一定時，采用嵌入式操作系統不僅會簡化程序員工作、提高CPU利用率，而且會提高系統可靠性。因此本系統的下位機軟件采用嵌入式操作系統。microc/os-Ⅱ是1個性能優良的嵌入式多任務實時操作系統，穩定度高、安全性好；同時NiosⅡ開發環境中集成了性能良好的、免費的microc/os－Ⅱ估算版，因此虛擬示波器系統采用該操作系統。

　　NiosⅡ的軟件開發一般采用分層的方式進行，它采用類似Linux的設備文件系統來管理設備，采用HAL（硬件抽象層）完成硬件相關設備的封裝操作，因此每個CPU外設都需要有相應的驅動程序。虛擬示波器系統中，NiosⅡ的驅動分層結構如圖6所示。

　　虛擬示波器系統需要為定義的IP設計相應的驅動程序，對于最底層與硬件相關的操作，NiosⅡ提供了IOWR（base，offerset，data）和IORD（base，offerset）2個宏，分別用于對寄存器的讀、寫操作。這里，base為虛擬示波器驅動程序的基地址，其自動生成；offerset為指被操作的寄存器在該設備中的偏移地址。