51單片機時序及延時分析介紹
一、內部時鐘方式:
利用單片機內部的振蕩器,然后在引腳XTAL1(18腳)和XTAL2(19腳)兩端接晶振,就構成了穩定的自激振蕩器,其發出的脈沖直接送入內部時鐘電路,外接晶振時,晶振兩端的電容一般選擇為30PF左右;這兩個電容對頻率有微調的作用,晶振的頻率范圍可在1.2MHz-12MHz之間選擇。為了減少寄生電容,更好地保證振蕩器穩定、可靠地工作,振蕩器和電容應盡可能安裝得與單片機芯片靠近。(提示一下,本站提供的學習套件全部采用的就是這種時鐘方式)。
二、外部時鐘方式:
此方式是利用外部振蕩脈沖接入XTAL1或XTAL2。HMOS和CHMOS單片機外時鐘信號接入方式不同,HMOS型單片機(例如8051)外時鐘信號由XTAL2端腳注入后直接送至內部時鐘電路,輸入端XTAL1應接地。由于XTAL2端的邏輯電平不是TTL的,故建議外接一個上接電阻。對于CHMOS型的單片機(例如 80C51),因內部時鐘發生器的信號取自反相器的輸入端,故采用外部時鐘源時,接線方式為外時鐘信號接到XTAL1而XTAL2懸空。如下圖

外接時鐘信號通過一個二分頻的觸發器而成為內部時鐘信號,要求高、低電平的持續時間都大于20ns,一般為頻率低于12MHz的方波。片內時鐘發生器就是上述的二分頻觸發器,它向芯片提供了一個2節拍的時鐘信號。
時鐘周期
機器周期
指令周期

通常含一個機器周期的指令稱為單周期指令,包含兩個機器周期的指令稱為雙周期指令。
MCS-51指令系統中,按它們的長度可分為單字節指令、雙字節指令和三字節指令。執行這些指令需要的時間是不同的,也就是它們所需的機器周期是不同的,有下面幾種形式:
·單字節指令單機器周期
·單字節指令雙機器周期
·雙字節指令單機器周期
·雙字節指令雙機器周期
·三字節指令雙機器周期
·單字節指令四機器周期(如單字節的乘除法指令)
下圖是MCS-51系列單片機的指令時序圖:

上圖是單周期和雙周期取指及執行時序,圖中的ALE脈沖是為了鎖存地址的選通信號,顯然,每出現一次該信號單片機即進行一次讀指令操作。從時序圖中可看出,該信號是時鐘頻率6分頻后得到,在一個機器周期中,ALE信號兩次有效,第一次在S1P2和S2P1期間,第二次在S4P2和S5P1期間。
接下來我們分別對幾個典型的指令時序加以說明。
·單字節單周期指令:
單字節單周期指令只進行一次讀指令操作,當第二個ALE信號有效時,PC并不加1,那么讀出的還是原指令,屬于一次無效的讀操作。
·雙字節單周期指令:
這類指令兩次的ALE信號都是有效的,只是第一個ALE信號有效時讀的是操作碼,第二個ALE信號有效時讀的是操作數。
·單字節雙周期指令:
兩個機器周期需進行四讀指令操作,但只有一次讀操作是有效的,后三次的讀操作均為無效操作。
單字節雙周期指令有一種特殊的情況,象MOVX這類指令,執行這類指令時,先在ROM中讀取指令,然后對外部數據存儲器進行讀或寫操作,頭一個機器周期的第一次讀指令的操作碼為有效,而第二次讀指令操作則為無效的。在第二個指令周期時,則訪問外部數據存儲器,這時,ALE信號對其操作無影響,即不會再有讀指令操作動作。
上頁的時序圖中,我們只描述了指令的讀取狀態,而沒有畫出指令執行時序,因為每條指令都包含了具體的操作數,而操作數類型種類繁多,這里不便列出,有興趣的讀者可參閱有關書籍。
·外部程序存儲器(ROM)讀時序

右圖8051外部程序存儲器讀時序圖,從圖中可看出,P0口提供低8位地址,P2口提供高8位地址,S2結束前,P0口上的低8位地址是有效的,之后出現在P0口上的就不再是低8位的地址信號,而是指令數據信號,當然地址信號與指令數據信號之間有一段緩沖的過度時間,這就要求,在S2其間必須把低8位的地址信號鎖存起來,這時是用ALE選通脈沖去控制鎖存器把低8位地址予以鎖存,而P2口只輸出地址信號,而沒有指令數據信號,整個機器周期地址信號都是有效的,因而無需鎖存這一地址信號。
從外部程序存儲器讀取指令,必須有兩個信號進行控制,除了上述的ALE信號,還有一個PSEN(外部ROM讀選通脈沖),上圖顯然可看出,PSEN從S3P1開始有效,直到將地址信號送出和外部程序存儲器的數據讀入CPU后方才失效。而又從S4P2開始執行第二個讀指令操作。
·外部數據存儲器(RAM)讀時序
右圖8051外部數據存儲器讀寫時序圖,從ROM中讀取的需執行的指令,而CPU對外部數據存儲的訪問是對RAM進行數據的讀或寫操作,屬于指令的執行周期,值得一提的是,讀或寫是兩個不同的機器周期,但他們的時序卻是相似的,我們只對RAM的讀時序進行分析。
上一個機器周期是取指階段,是從ROM中讀取指令數據,接著的下個周期才開始讀取外部數據存儲器RAM中的內容。
在S4結束后,先把需讀取RAM中的地址放到總線上,包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。當RD選通脈沖有效時,將RAM的數據通過P0數據總線讀進CPU。第二個機器周期的ALE信號仍然出現,進行一次外部ROM的讀操作,但是這一次的讀操作屬于無效操作。
對外部RAM進行寫操作時,CPU輸出的則是WR(寫選通信號),將數據通過P0數據總線寫入外部存儲中。
評論